下一代封装“FO-PLP”今年下半年快速增长...三星电子作为“游戏规则改变者”而受到关注

据台湾市场研究公司Trend Force 4日报道，随着Nvidia和AMD等主要芯片组设计商（无晶圆厂）的需求最近增加，FO-PLP工艺正在成为代工（寄售）行业的热门话题。特别是采用相关技术的下一代芯片预计将从今年下半年开始正式量产。

FO-PLP工艺是比现有半导体晶圆更宽的矩形基板，可以通过放置更多芯片来提高生产效率并降低成本。目前，它作为半导体封装行业领先者台积电“晶圆上芯片（CoWoS）”工艺的替代工艺而受到关注。

到目前为止，台积电一直在使用其独立开发的CoWoS工艺来生产人工智能（AI）半导体。 CoWoS通过水平和垂直连接芯片和板，在芯片集成度、速度、性能和节省空间方面被评价为优秀。据此评估，台积电在AI半导体相关专利和数量上几乎处于垄断地位。

然而，随着NVIDIA、AMD、Broadcom等客户的需求迅速增加，以及CoWoS工艺中的生产“瓶颈”导致AI半导体供应中断，台积电、三星电子等主要代工公司他们的注意力正在转向PLP领域，包括FO-PLP。

这可以理解为双重生产结构策略，以提高CoWoS和H-Cube等现有半导体封装工艺的产能，同时引入FO-PLP工艺来满足不断增长的AI半导体订单数量。

据此，市场研究公司Yole Group预测，FO-PLP在整个半导体封装市场的份额将从2022年的2%增至2028年的8%。

三星电子此前于2019年从三星电机收购了PLP业务部门，并加速了FO-PLP工艺的研究、开发和商业化。特别是，该公司通过将PLP工艺应用于智能手机的移动芯片（AP）开发了相关技术。在半导体行业，三星电子在PLP相关技术方面被认为领先于台积电。

在去年3月的股东大会上，三星电子半导体DS部门前负责人Kyeong-Hyeon Kye也解释了对PLP工艺技术的需求。他说，“AI 半导体芯片（形成电路的矩形部件）的尺寸通常为 600 毫米，“我正在做，”他说。

事实上，三星电子3日宣布量产基于3纳米第二代环栅（GAA）工艺的可穿戴AP“Exynos W1000”，成功证明了其相关技术和良率。 FO-PLP。该芯片预计将搭载在三星电子10日在法国巴黎举行的“Galaxy Unpack 2024”上宣布的下一代智能手表“Galaxy Watch 7系列”中。

FO-PLP工艺不仅可以应用于移动和可穿戴设备等低功耗内存集成领域，还可以应用于AI半导体和超级计算机（HPC）芯片等高性能计算领域，因此未来三星电子的晶圆代工部门将被国内外AI半导体无晶圆厂和美国大型科技公司采用，预计将与“集成AI解决方案”一起成为正在开发的AI半导体吸引客户的核心竞争优势。集成AI解决方案是集成半导体公司（IDM）三星电子的一项战略，旨在以交钥匙方式提供AI半导体无晶圆厂所需的超精细工艺、HBM（高带宽存储器）DRAM和半导体封装。

同时，据报道，三星电子将于7月9日在首尔江南区COEX举办“三星晶圆代工厂论坛(SFF) 2024”，阐述综合AI解决方案的优势，包括FO-PLP技术的进展、给客户和合作伙伴。

©《5种语言的全球经济报纸》亚洲经济日报。禁止复制和重新分发。